Opracowanie algorytmów przekładu zdań w języku VHDL opisujących logikę kombinacyjną na równania boolowskie
Ładowanie...
Data
2008
Tytuł czasopisma
ISSN czasopisma
Tytuł tomu
Wydawca
Politechnika Szczecińska
Abstrakt
Opis
Słowa kluczowe
algebra Boole’a, algorytmy, kompilacja, logika algebraiczna, VHDL (Very High Speed Integrated Circuit Hardware Description Language)
Cytowanie
Radziewicz, M. (2008).
Opracowanie algorytmów przekładu zdań w języku VHDL opisujących logikę kombinacyjną na równania boolowskie. Szczecin, Politechnika Szczecińska, 117 s. (Niepublikowana praca doktorska) https://hdl.handle.net/20.500.12539/655